Laboratorios Electrónica Digital. Practica 9 Universidad Distrital Francisco Jose de Caldas, Junio 2020

Practica 9. Expansión de Shannon y Compuertas Universales

Luis Ángel Armijo Castillo Cod. 20182007020

Grupo 743

Abstract - In this practice, we will use the Shannon expansion, this allows us to represent any function using multiplexers and gates, we will also use the universal NAND/NOR gates to create a 6-bit adder/subtractor.

Resumen - En esta práctica se hará uso de la expansión de Shannon, esta permite representar cualquier función mediante multiplexores y compuertas, también se hará uso de las compuertas universales NAND/NOR para crear un sumador/restador de 6 bits.

1. Objetivos

A. General

Implementar un sumador/restador de 6 bits con visualización dinámica.

B. Específicos

• Implementar un Mux 4 a 1 con compuertas NAND.
• Implementar un Mux 16 a 1 con Mux 4 a 1.
• Construir un sumador de 2 bits haciendo uso de un Mux 16 a 1.
• Construir un sumador/restador de 6 bits con sumadores de 2 bits.

2. Materiales

• Simulador Circuitverse.

3. Metodología

a. Usando compuertas NAND de dos entradas se crea un Mux 4 a 1 y con este un Mux 16 a 1.
b. Se crea un sumador de dos bits haciendo uso del teorema de Shannon.
c. Con tres sumadores de 2 bits, se hace uno de 6 bits.
d. Se hace un comparador de 6 bits, el cual servirá para determinar como se hace la resta.
e. Usando compuertas NOR y un Sumador de 6 bits se realiza un circuito Comp a 2.
f. Se ensamblan los elementos necesarios para obtener el sumador/restador.
El circuito obtenido se muestra a continuación:

4. Análisis

Lo que se puede ver es un circuito que realiza las tres operaciones posibles al mismo tiempo, estas son: Suma, resta con A>B, resta con A<B.

Para hacer solo la suma o solo la resta se hace uso del bit S/R el cual al ser '0' permite hacer una suma y al ser '0' hace la resta, estos conectados al enable de un comparador y del primer sumador de 6 bits. La salida del comparador me permite comparar cunado las dos cantidades a operar puedan dar como resultado un número negativo, entonces se crean dos sumadores y se hace la resta por complemento para ambos casos y el comparador habilita uno u otro sumador, siempre y cuando también se cumpla la condición de que el bit S/R este en '1', esto se logra facilmente con un par de compuertas AND y una negadora.

Finalmente, dado que las salidas de '1' solo puede venir de un sumador a la vez, se conectan las salidas de los 3 sumadores a compuertas OR de 3 entradas para que sin importar de donde sea los '1', siempre se muestre de manera correcta la respuesta de cualquier operación, el bit de signo es tomado directamente de la salida L del comparador de 6 bits. Ver vídeo.

5. Conclusiones

• Se puede implementar cualquier circuito o compuerta usando únicamente compuertas NAND y/o NOR.
• La operación de la resta debe ser implementada mediante la suma por complemento mediante el uso de axiomas, ya que es mas complejo implementarla de otra forma.
• Se ´puede implementar cualquier función lógica usando multiplexores y compuertas negadoras.